21．1 下图是用8选1数据选择器构成的组合电路，试写出输出F的逻辑函数式。
21．2 用一片74HC153双4选1数据选择器及必要的门来实现：
（1）8选1数据选择器
（2）
（3）
（4）完成全加器的逻辑功能
21．3 已知一组合逻辑电路输入A、B和输出Z的波形，如下图所示。写出Z的表达式，用最少与非门（或用4选1数据选择器）来实现该组合逻辑电路，画出逻辑图。
21．4 试写出下图中F1、F2、F3的表达式，并化简为最简与或表达式。图中74LS42是二~十进制译码器。
21．5 试用74LS151数据选择器实现逻辑函数:
(1) Y(A,B,C) =∑m(1, 3, 5, 7)
(2) Y2=
21．6 为使74LS138译码器的第10引脚输出为低电平，请标出各输入端应置的逻辑电平
21．7 用译码器和门电路设计一个数据选择器。
21．8 用四选一数据选择器和译码器， 组成二十选一数据选择器。