20．1 设计一个编码器，输入是6个信号，输出是三位二进制码，其真值表如表20.1所示。
20．2 设计一个五进制译码器，其真值表见表20.2所示。其中A2A1A0=101，110，111为无效状态，可作约束项处理。
20．3 用8线-3线优先编码器148和门电路组成二-十进制编码器。
20．4 用与非门设计一个七段显示译码器, 要求能显示H、 F、 E、 L四个符号。
|
表20.1
|
|
|
输入 |
输出 |
|
I0 I1 I2 I3 I4 I5 |
Y0 Y1 Y2 |
|
1 0 0 0 0 0 |
0 0 1 |
|
0 1 0 0 0 0 |
0 1 0 |
|
0 0 1 0 0 0 |
0 1 1 |
|
0 0 0 1 0 0 |
1 0 0 |
|
0 0 0 0 1 0 |
1 0 1 |
|
0 0 0 0 0 1 |
1 1 0 |
|
表20.2 |
|
|
A2 A1 A0 |
Y0 Y1 Y2 Y3 Y4 |
|
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 |
1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 |